


4. Circuitos Secuenciales


- Hasta ahora solo hemos visto los circuitos combinacionales, cuyas salidas dependen exclusivamente de las entradas.
- Sin embargo, en los sistemas digitales, es indispensable el poder contar con memoria o bien, con estados internos. De esta manera se puede actuar en base a la historia.
- En general, un **circuito secuencial** está compuesto por **circuitos combinacionales** y **elementos de memoria**.
- Se dice que en un *circuito secuencial* la salida actual depende de la entrada actual y del estado actual del circuito.

Circuitos Combinacionales




La salida está determinada únicamente por la entrada del circuito


Circuitos Secuenciales



La salida está determinada por la entrada y el *estado* del circuito



- La parte combinacional del circuito acepta entradas externas y desde los elementos de memoria.
- Algunas de las salidas del circuito combinacional se utilizan para determinar los valores que se almacenarán en los elementos de memoria.
- Las salidas del *sistema secuencial* pueden corresponder tanto a salidas del circuito combinacional, como de los elementos de memoria.



■ Cualquier circuito secuencial, se puede separar en dos partes:

- 1 un *bloque combinacional*
- 2 un *bloque con memoria*

■ La memoria almacena bits que determinan el estado del circuito

- Las entradas del circuito combinacional son las entradas (E) junto con las salidas de la memoria (Q_n)
- El bloque combinacional genera la salida del circuito (S) y el nuevo estado del mismo (Q_{n+1})

□ Los sistemas secuenciales se caracterizan por el hecho de que sus salidas se calculan conjuntamente a partir del estado del sistema y los valores actuales de entrada

□ El término secuencial indica que el estado del sistema, y por tanto sus salidas, depende de la secuencia de valores de entrada hasta el momento presente


□ Dado que los componentes de memoria son finitos, el tamaño de la secuencia recordada y el conjunto de posibles valores del estado también será finito

- ✓ Los dispositivos secuenciales más elementales se denominan biestables o flip-flops.
- ✓ Mediante la unión de varios biestables, se pueden construir dispositivos de mayor complejidad, como son los contadores, registros de desplazamiento y memorias.


Un **biestable** es un dispositivo capaz de almacenar un bit (1 ó 0).

Principio de funcionamiento de un biestable: Utilizando realimentación entre puertas se puede mantener (*almacenar*) un valor estable hasta que cambien las condiciones de entrada.

Ejemplos:




Estas dos puertas NOT mantienen un valor estable (no puede modificarse porque no hay entradas)



Al poner E a 1, S valdrá 1 (ese 1 ya no se puede borrar)

Relojes (Clocks)

- Un reloj es un circuito que emite una serie de pulsaciones consecutivas con una frecuencia definida.
- Se denomina **Flanco** a la transición del nivel bajo al alto o del nivel alto al bajo.
- El periodo entre dos flancos ascendentes o descendentes se denomina tiempo de ciclo del reloj.
- Recordemos $Frecuencia = \frac{1}{T}$




Flip-Flops

La mayoría de los sistemas digitales requieren la función de almacenamiento, cuyo objetivo es mantener los datos binarios durante un periodo de tiempo. Algunos dispositivos de almacenamiento se usan para almacenamiento temporal y otros para almacenamiento permanente y pueden memorizar un bit o un grupo de bits.

Algunos tipos comunes de dispositivos de almacenamiento son: flip-flops, registros, memorias semiconductoras, discos magnéticos, cintas magnéticas y discos ópticos. En este capítulo estudiaremos los circuitos biestables (flip-flops, latches y registros) y el tema 5 describiremos los tipos de memorias semiconductoras.

El **flip-flop**¹ es un circuito lógico biestable, es decir posee dos estados estables, denominados SET ('1' o activación) y RESET ('0' o desactivación), en los cuales se puede mantener indefinidamente, lo que permite el almacenamiento de un bit. Los flip-flops se implementan con puertas lógicas y son los bloques básicos de construcción de contadores, registros y otros circuitos de control secuencial. También se emplean en ciertos tipos de memorias.

Un **registro** se forma combinando varios flip-flops de manera que se puedan almacenar grupos de bits. Por ejemplo un registro de 8 bits se construye a partir de 8 flip-flops. Además de almacenar bits los registros se pueden emplear para desplazar los bits de una posición a otra dentro del propio registro o fuera del mismo. Estos dispositivos reciben el nombre de registros de desplazamiento y los veremos en secciones posteriores.



Clasificación según tipo de Sincronismo:

Flip-Flops Asincrónicos: no hay entrada de reloj

Flip-Flops Sincrónicos: Sensible a nivel de reloj (Latches)
 Sensible a flanco de reloj



Clasificación según tipo de Función:

Flip-Flops Asincrónicos: Tipo /S /R
 Tipo RS

Flip-Flops Sincrónicos: Tipo "D" (Delay)
 Tipo "T" (Toggle)
 Tipo "JK"


Asincrónico – Flip-Flop RS (Latch):**Características**

- Dispositivo de almacenamiento temporal de dos estados alto y bajo.
- Sus entradas principales son Set y Reset.
 - S o Set: Cuando esta en 1 la salida esta en 1.
 - R o Reset: Cuando esta en 1 la salida esta en 0.

**Figura 6-2** Circuito flip-flop básico con compuertas NOR.**Figura 6-3** Circuito flip-flop básico con compuertas NAND.

Sincrónico – Flip-Flop RS con Reloj:

El flip-flop básico, tal como está, es un circuito secuencial asíncrono. Por la adición de compuertas a las entradas del circuito básico, puede hacerse que el flip-flop responda a niveles de entrada durante la ocurrencia de un pulso de reloj. El flip-flop RS con reloj que se muestra en la Fig. 6-4(a) consta de un flip-flop básico NOR y dos compuertas AND. Las salidas de las dos compuertas AND permanecen en 0 en tanto que el pulso de reloj (abreviado *CP*, de las iniciales en inglés de *clock pulse*) sea 0, sin importar los valores de entrada *S* y *R*. Cuando el pulso de reloj va a 1, se permite que la información de las entradas *S* y *R* alcancen al flip-flop básico. El estado de ajuste se alcanza con $S = 1$, $R = 0$ y $CP = 1$. Para cambiar al estado despejado, las entradas deben ser $S = 0$, $R = 1$ y $CP = 1$. Tanto con $S = 1$ y $R = 1$, la ocurrencia de un pulso de reloj provoca que ambas salidas momentáneamente a 0. Cuando se elimina el pulso, el estado del flip-flop es indeterminado, esto es, puede resultar cualquier estado, dependiendo de si la entrada de ajuste o la de restaurar del circuito flip-flop básico permanezca en 1 durante un tiempo más prolongado antes de la transición a 0 al fin del pulso.





(a) Diagrama lógico

Q	S	R	$Q(t+1)$
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	indeterminado
1	0	0	1
1	0	1	0
1	1	0	1
1	1	1	indeterminado

(c) tabla característica

Sincrónico – Flip-Flop Tipo “D” (Delay):

Existe otro tipo de latch con entrada de habilitación que se denomina latch D. Se diferencia del latch S-R en que sólo tiene una entrada (*D*), además de la de habilitación (*E*). La figura 3-7 muestra el diagrama, el símbolo lógico y la tabla de verdad de este tipo de latch.




E	D	Q_n	$\overline{Q}_n$	
1	0	0	1	RESET
1	1	1	0	SET
0	X	Q_{n-1}	$\overline{Q}_{n-1}$	Sin cambio

Al igual que antes, cuando la entrada de habilitación *E* está a nivel bajo las señales $\overline{S}$ y $\overline{R}$ estarán a nivel alto y la salida del circuito no variará (modo memoria). Si la habilitación está activa, la entrada *D* determina el valor de las señales $\overline{S}$ y $\overline{R}$. Si *D* es '1' $\overline{S}$ será '0' y $\overline{R}$ '1', lo que realizará el SET del circuito ($Q=1$). Si *D* es '0' $\overline{S}$ será '1' y $\overline{R}$ '0', lo que pondrá el circuito a RESET ($Q=0$).

En resumen cuando la habilitación (*E*) está activa la salida *Q* toma el valor de la entrada *D*, y cuando está desactiva, la salida permanece en su estado anterior. Este dispositivo también es conocido como báscula D transparente y se emplea para almacenar un bit de información como veremos en el capítulo 5.

Sincrónico – Flip-Flop Tipo “T” (Toogle):

Existe otro tipo de flip-flop con una única entrada (T). El comportamiento de un flip-flop tipo T es equivalente al de un flip-flop tipo J-K con sus entradas J y K unidas. De este modo, si la entrada T presenta un nivel bajo ‘0’ el dispositivo está en su modo de memoria, y si al entrada T se encuentra a nivel alto ‘1’ el dispositivo cambia de estado, es decir la salida bascula. En la Figura 3-12 se aprecia este comportamiento y el símbolo lógico.



Sincrónico – Flip-Flop Tipo “JK” (Jack Kilby):

El flip-flop J-K se comporta como el flip-flop R-S a excepción de que resuelve el problema de tener una salida indeterminada cuando las entradas se encuentran activas a la vez. La entrada J es la equivalente a la entrada S de un flip-flop R-S y la entrada K, al equivalente a la entrada R. En este dispositivo cuando las dos entradas se colocan a nivel alto la salida cambia al estado opuesto al que se encontraba. A este modo de funcionamiento se le denomina modo de basculación.

La tabla de transición muestra las características de un flip-flop J-K disparado por flanco ascendente.

J	K	CLK	Q_n	$\overline{Q_n}$	
0	0	↑	Q_{n-1}	$\overline{Q_{n-1}}$	Sin cambio
0	1	↑	0	1	RESET
1	0	↑	1	0	SET
1	1	↑	$\overline{Q_{n-1}}$	Q_{n-1}	Báscula

La Figura 3-11 ilustra el funcionamiento del flip-flop J-K disparado por flanco ascendente y su símbolo lógico.





Figura 3-11. Ejemplo de formas de onda en las entradas y en la salida de un flip-flop J-K disparado por flanco ascendente.

El flip-flop J-K es uno de los flip-flops más ampliamente utilizados.




Flip-Flop Maestro Esclavo:

La mayor parte de los sistemas digitales complejos operan con un sistema secuencial síncrono, lo que requiere un reloj maestro que envíe señales a todas las partes del sistema para coordinar la operación del mismo.

Los biestables que hemos visto transfieren la entrada a la salida cuando se lo indica el cambio en la señal de reloj. Ya hemos visto que están disparados por flancos de subida o de bajada.

Pero muchos biestables son dispositivos disparados por **pulsos**, denominándose **biestables maestro-esclavo**. Un *biestable maestro-esclavo* está formado por varias puertas y flips-flops conectados de manera que se usa el pulso completo de reloj (tiempo que el reloj está a nivel alto) para transmitir el dato de la entrada a la salida. Aquí se expone un ejemplo realizado con biestables RS:



La señal de reloj controla el *maestro*, se invierte y controla el *esclavo*.

Así, cuando CLK=1 (reloj alto) el maestro registra los datos presente en las entradas RS, permaneciendo inhibido el *esclavo*, por lo que no hay transferencia de información al mismo.

Con el reloj en nivel bajo (CLK=0) el maestro se inhibe, no hay modificaciones en sus salidas, y éstas actúan como entradas al esclavo, transfiriéndose su estado a la salida del mismo.

O sea, la entrada sólo se transfiere a la salida cuando ha terminado el pulso (como si fuera disparado por un flanco de bajada), pero se pueden detectar los cambios producidos en la entrada mientras que CLK=1.

Registros y Contadores:

Hasta ahora hemos estudiado circuitos combinacionales y circuitos secuenciales por separado. En este apartado vamos a unir ambos conceptos, para poder analizar los bloques funcionales secuenciales básicos, como son los registros y los contadores.

Los registros y los contadores son bloques funcionales secuenciales que se utilizan extensamente en el diseño de sistemas digitales. Los **registros** son útiles para almacenar y manipular información; los **contadores** se emplean en los circuitos que secuencian y controlan las operaciones de los sistemas digitales.


Registros:

Los registros de desplazamiento están formados por un conjunto de flip-flops, y son muy importantes en las aplicaciones que precisan almacenar y transferir datos dentro de un sistema digital.


Un registro es un circuito digital con dos funciones básicas, almacenamiento y movimiento de datos. Se diferencian de las memorias (tema 5), en que el tiempo de almacenamiento es menor. La capacidad de desplazamiento de un registro es la que permite el movimiento de los datos de una etapa a otra dentro del registro.

Los dos tipos de registros de desplazamiento son serie y paralelo. En un registro paralelo los bits se almacenan simultáneamente a partir de líneas paralelas, mientras que en un registro de desplazamiento serie, los bits se almacenan de uno a uno.

Estos dos tipos se emplean, entre otras cosas, para transformar (Figura 3-18) palabras de información en paralelo a una sucesión de bits sobre una línea, es decir, datos serie (registro de desplazamiento paralelo-serie), o una sucesión de datos en serie en una palabra de datos en paralelo (registro de desplazamiento serie- paralelo).



a) Conversión de paralelo a serie



b) Conversión de serie a paralelo

Un registro de desplazamiento que permite almacenar temporalmente n bits estará formado por n biestables.




Figura 3.19. Registro de desplazamiento serie-paralelo.




Figura 3-22. Registro de desplazamiento de 4 bits serie-paralelo.

Contadores:

La función de recuento es muy importante en los sistemas digitales. Existen muchos tipos de contadores digitales, pero su objetivo básico es contar sucesos representados por cambios de nivel o impulsos, o generar una secuencia de códigos particular. Para contar, el contador debe recordar el número actual, con el fin de poder pasar correctamente al siguiente valor de la secuencia. Por tanto la capacidad de almacenamiento es una característica importante en todos los contadores, por lo que generalmente se utilizan flip-flops para su implementación.

Un contador asíncrono es aquel en el que los flip-flops del contador no cambian de estado exactamente al mismo tiempo, dado que no comparten la misma señal de reloj.

La Figura 3-24 presenta un contador binario de cuatro bits conectado para que funcione de modo asíncrono (la entrada de reloj sólo está conectada al primer flip-flop). El segundo flip-flop se dispara mediante la señal Q_0 (salida del primer flip-flop), el tercer flip-flop mediante la señal Q_1 (salida del anterior) y así sucesivamente. Cada flip-flop cambia durante el flanco descendente de la señal que se aplica a su entrada de reloj.




Figura 3-24. Contador asíncrono binario ascendente de 4 bits.

El contador de cuatro bits dispone de dieciséis estados diferentes ($2^4 = 16$). Hay que tener en cuenta que Q_0 representa el bit menos significativo (LSB) y Q_3 el bit más significativo (MSB). La secuencia de estados del contador se muestra en la Tabla 3-1.





Figura 3-27. Contador asíncrono binario ascendente de módulo 10.

5. Sistemas Síncronos y Asíncronos

Uno de los primeros problemas de los circuitos secuenciales era determinar el momento en el que el próximo estado debía pasar a estado presente, sin capturar situaciones no deseadas como pueden ser los azares. Este problema es lo que se conoce como sincronización, cuyas soluciones dieron lugar a una de las principales clasificaciones de los sistemas secuenciales. Así podemos dividir los sistemas en dos categorías:

- **Sistemas asíncronos.**- La sincronización depende exclusivamente de los retrasos de la lógica combinacional, sin necesidad de ninguna señal externa al sistema.
- **Sistemas síncronos.**- La sincronización depende exclusivamente de una señal externa al sistema, conocida generalmente como señal de reloj. Esta señal de reloj controlará el comportamiento de los elementos de memoria.


Las operaciones de un sistema asíncrono tienen efecto, es decir, se almacena el próximo estado, en intervalos temporales diferentes. Por lo tanto, su velocidad de operación será distinta para cada secuencia de entradas. De esta forma se toma como el parámetro de la velocidad de operación el valor medio de todas las velocidades. Así, la operación de un sistema asíncrono se denomina **operación del caso medio**.



En cambio, las operaciones de un sistema síncrono tienen efecto en el mismo intervalo temporal, el dictaminado por el periodo de la señal de reloj. Por lo tanto, su velocidad de operación será siempre la misma para todas las secuencias de entrada. Esta velocidad debe ser tal que todas las operaciones tengan el tiempo necesario para poder llevarse a cabo. Así, la velocidad de un sistema síncrono (y por tanto la frecuencia de la señal de reloj asociada) debe estar limitada por la operación más lenta. A este tipo de operaciones se le suele denominar **operación del caso peor**.

Estos dos tipos de operaciones se muestran esquematizadas en la figura 1.4. Ambos se pueden modelar de la misma forma, es decir, con una lógica combinatorial y realimentaciones a través de elementos de memoria. La diferencia radica en el control de estos elementos: en el caso síncrono, los elementos de memoria son controlados por una señal externa, que por lo general es controlada directamente por el usuario; mientras que en el caso asíncrono, esta señal de control no existe (por lo que el elemento de memoria se traduce en un elemento de retraso) o en su defecto dicha señal es generada por el propio circuito, luego el gobierno de las operaciones recaen completamente en el propio circuito. Así podemos apreciar que el cambio de las señales de próximo estado a estado presente se llevan a cabo mediante un mayor o menor retraso en el caso asíncrono o cuando lo indique una señal externa en el caso síncrono.

- ❑ Los sistemas secuenciales asíncronos son aquellos que cambian el valor del estado y las salidas siempre que hay un cambio en los valores de entrada
- ❑ Los sistemas secuenciales síncronos sólo cambian el valor del estado y las salidas en instantes de tiempo fijos determinados por una señal de reloj



6. Diagrama de Estados

De igual forma que existe una representación de los sistemas combinacionales (mediante tablas de combinaciones), los sistemas secuenciales también tienen sus formas de representación. Éstas son algo más complejas, debido a la dependencia temporal. Así, podemos encontrar las siguientes formas equivalentes, mostradas en la figura 1.5:

- **Diagrama de estados**, es un grafo orientado en el que cada nudo es un estado y cada transición indica el cambio, tanto de estado como de salida, respecto a un cambio en alguna de las señales de entradas.
- **Tablas de estado y de salida**, es una representación tabular del grafo anterior. Las entradas se representan como columnas, y los estados presentes como filas; y en el interior de cada celda, se indica el próximo estado y el valor que tomará la salida cuando sufra la transición.




Diagrama de estados

	0	1
A	B, 1	C, 0
B	B, 1	D, 0
C	A, 0	D, 0
D	C, 1	C, 0

Tabla de estados

Figura 1.5.- Representación de los sistemas secuenciales mediante diagramas de estados y

- Cuando el sistema está en el estado A y la señal de entrada vale '0', pasaremos al estado B con un valor de salida igual a '1'.
- Cuando el sistema está en el estado A y la señal de entrada vale '1', pasaremos al estado C con un valor de salida igual a '0'.
- Cuando el sistema está en el estado B y la señal de entrada vale '0', no cambiaremos de estado pero el valor de salida será igual a '1'.
- Cuando el sistema está en el estado B y la señal de entrada vale '1', pasaremos al estado D con un valor de salida igual a '0'.
- Cuando el sistema está en el estado C y la señal de entrada vale '0', pasaremos al estado A con un valor de salida igual a '0'.
- Cuando el sistema está en el estado C y la señal de entrada vale '1', pasaremos al estado D con un valor de salida igual a '0'.
- Cuando el sistema está en el estado D y la señal de entrada vale '0', pasaremos al estado C con un valor de salida igual a '1'.
- Cuando el sistema está en el estado D y la señal de entrada vale '1', pasaremos al estado C con un valor de salida igual a '0'.

7. Máquina de Mealy y Máquina de Moore

En principio, en cualquier sistema secuencial, las señales de salida y del próximo estado van a venir determinadas por una función lógica de las señales de entrada y del estado presente, como muestra la siguiente ecuación.

$$Q_i, F_i = f(q_i, I_i)$$

No obstante, la dependencia de las señales de entrada sobre las señales de salida pueden llegar a eliminarse y encontrarlas de forma implícita en las señales de estado presente, es decir, siempre que lleguemos a un mismo estado, las salidas tomarán un único valor.

Por lo tanto, podemos encontrarnos con dos modelos o tipos de sistemas secuenciales en función de la dependencia de las señales de salida:

- Modelo de Mealy.- Las señales de salida son funciones tanto de las señales de entrada como de estado presente, como muestra las siguientes ecuaciones:

$$F_i = f(q_i, I_i), Q_i = f(q_i, I_i)$$

- Modelo de Moore.- Las señales de salida son funciones únicamente de las señales del estado presente, como muestra las siguientes ecuaciones:

$$F_i = f(q_i), Q_i = f(q_i, I_i)$$

debido a la diferencia de dependencia de las salidas, ambas máquinas las podemos representar de dos formas tabulares diferentes, como podemos ver en la figura 1.6. En ella, el significado de cada celda es diferente, puesto que un mismo sistema se debe poder representar de ambas formas. En el caso de la representación de Mealy, el significado del interior de cada celda es el que vimos anteriormente, es decir, el próximo estado al que llegará con el valor de salida correspondiente. En cambio, en la representación de Moore, el interior de la celda de las columnas de las entradas es el mismo, es decir, el próximo estado al que llegará el sistema; no obstante, para saber cuál será la salida tenemos que obtenerlo del valor correspondiente al próximo estado al que llegará.

Ambos tipos de modelos son equivalentes y existe una transformación directa entre ellos, según el significado de las celdas de cada una de las representaciones.

- Para pasar de una máquina de Mealy a una de Moore, se siguen los siguientes pasos:

	0	1
A	B, 1	C, 0
B	B, 1	D, 0
C	A, 0	D, 0
D	B, 1	C, 0

Autómata de Mealy

	0	1	Salida
A	B	C	0
B	B	D	1
C	A	D	0
D	B	C	0

Autómata de Moore

Figura 1.6.- Representaciones tabulares de los autómatas de Mealy y Moore.

- Se deja el mismo alfabeto de entradas y salidas
- El alfabeto de estados es el correspondiente al inicial más los estados a los que se llega con diferentes valores de salida
- Para pasar de una máquina de Moore a una de Mealy, se siguen los siguientes pasos
 - Se deja el mismo alfabeto de entradas y salidas
 - En la tabla de estados, se le asigna como salida la correspondiente a la del próximo estado y se eliminan las filas idénticas.

Ambas transformaciones se muestran en la figura 1.7. En este ejemplo, cuando pasamos de Moore a Mealy, los estados A, B y D permanecen igual ya que siempre se llega con el mismo valor de salida. No obstante al estado C se llega con dos valores de salida diferentes, luego tenemos que añadir tantos estados como valores diferentes de salida presente (en este caso dos). En la conversión contraria, en el interior de la celda se indica tanto el próximo estado como el valor de salida al que llega (indicado por la última columna de la máquina de Mealy). Una vez hecho esto, si existiesen filas iguales, solamente nos quedaríamos con una de ellas eliminando los estados sobrantes.




Figura 1.7.- Conversiones entre máquinas de Mealy y máquinas de Moore.

Si consideramos las máquinas de la figura 1.7, para cualquier secuencia de las señales de entrada, deberíamos poder encontrar un estado inicial tal que la secuencia de salida sería la misma. Este hecho lo podemos ver en la figura 1.8, donde se muestran las formas de ondas para ambas máquinas. Debemos destacar que hemos elegido como estados iniciales equivalentes, los estados B (de la máquina de Mealy) y B1 (de la máquina de Moore). También podemos observar que cuando la entrada toma el valor '1', ningún estado se estabiliza sino que existe un cambio continuo entre los estados C y D (C0 y D0); el estado en el que se produce la transición de entrada depende del retraso de la máquina.




Figura 1.8.- Equivalencia entre dos máquinas secuenciales.